Simulation et synthèse de circuits logiques
Cette plateforme web à destination d'étudiants et d'enseignants permet de décrire et simuler des circuits combinatoires et séquentiels de toute complexité en utilisant un nouveau langage de description matériel applé SHDL (Simple Hardware Description Language)
Après simulation, la plateforme permet de synthétiser le circuit pour différents types de FPGA.
Les enseignants peuvent voir et tester les circuits conçus par les étudiants qui leur sont associés.
